⑲ 日本国特許庁(JP)

⑪実用新案出願公開

◎ 公開実用新案公報(□) 平3-105053

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)10月31日

H 04 L 27/20

Α 7240-5K

審査請求 未請求 請求項の数 1 (全 頁)

❷考案の名称 位相変調回路

②実 願 平2-14353

223出 願 平2(1990)2月16日

@考 案 者

本 剛 東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

の出 願 人 横河電機株式会社 東京都武蔵野市中町2丁目9番32号

四代 理 人 弁理士 小沢 信助

明細書

1. 考案の名称

位相変調回路

2. 実用新案登録請求の範囲

入力された搬送周波数に対応する周波数設定データの倍数から成る数列をクロック毎に出力する搬送波設定用のゲートアレー (11)と、

入力された変調波周波数に対応する周波数設定 データの倍数から成る数列をクロック毎に出力す る変調波設定用のゲートアレー (12) と、

該変調波設定用のゲートアレー(12)の出力の数列のアドレスにより格納されている正弦波データがクロック毎に読み出される第1の正弦波ROM(13)と、

該第1の正弦波ROM(13)の出力正弦波データと1クロック前に出力された正弦波データとの差を求める減算器(14)と、

入力された変調指数と前記減算器(14)の出 カデータとの積を求める乗算器(15)と、

前記搬送波設定用のゲートアレー (11) の出

-1 - 589

力と前記乗算器(15)の出力とを加算して出力する加算器(16)と、

該加算器(16)の出力を読み出しアドレスと して位相変調された信号を出力する正弦波振幅データが格納されている第2の正弦波ROM(17) と、

該第2の正弦波ROM(17)の出力のディジタル信号をアナログ信号に変換して出力するDA変換器(18)とを具備することを特徴とする位相変調回路。

3. 考案の詳細な説明

(産業上の利用分野)

本考案は位相変調回路に関し、特にDDS
(Digital Direct Synthesizer)を用いた位相
変調回路に関する。

(従来の技術)

遠距離通信は情報を遠距離に伝送する手段として用いられ、その方法は伝達すべき情報を搬送波に載せて、その搬送波を送ることにより行っている。この信号を搬送波に載せる手段が変調である。

変調には3種の方法がある。振幅変調は搬送波の振幅を伝達すべき信号の振幅に比例して変化させる方法であり、周波数変調は搬送波の周波数を信号の振幅に比例して変化させる方法、位相変調は搬送波の位相を信号の振幅に比例して変化させる方法である。位相変調は一般に次式で表される。

f(t)-A sin $\{\omega t + aV(t)\}$

ここで、A…搬送波の振幅

ω…搬送波の角周波数

a …変調指数

V(t) …変調信号

位相変調は本質的には周波数変調と同じで、搬送 波の振幅が一定なので、雑音に強いという特徴を 持っている。

(考案が解決しようとする課題)

位相変調の方法としてはアナログ変調方式として、セラソイド変調器が用いられているが、かなり面倒であり、ディジタル方式で行う簡単な方法はなかった。

本考案は上記の点に鑑みてなされたもので、そ

ジの目的は、H

の目的は、比較的簡単に位相変調を行うことのできるディジタル方式による位相変調回路を実現することにある。

(課題を解決するための手段)

前記の課題を解決する本考案は、入力された搬 送周波数に対応する周波数設定データの倍数から 成る数列をクロック毎に出力する搬送波設定用の ゲートアレーと、入力された変調波周波数に対応 する周波数設定データの倍数から成る数列をクロ ック毎に出力する変調波設定用のゲートアレーと、 該変調波設定用のゲートアレーの出力の数列のア ドレスにより格納されている正弦波データがクロ ック毎に読み出される第1の正弦波ROMと、該 第1の正弦波ROMの出力正弦波データと1クロ ック前に出力された正弦波データとの差を求める 減算器と、入力された変調指数と前記減算器の出 カデータとの積を求める乗算器と、前記搬送波設 定用のゲートアレーの出力と前記乗算器の出力と を加算して出力する加算器と、該加算器の出力を 読み出しアドレスとして位相変調された信号を出

力する正弦波振幅データが格納されている第2の 正弦波ROMと、該第2の正弦波ROMの出力の ディジタル信号をアナログ信号に変換して出力す るDA変換器とを具備することを特徴とするもの である。

(作用)

変調波設定用のDDSに周波数設定データを入力し、1クロック前の出力との減算を行って微分形を求めて変調指数を乗じ、搬送周波数設定データの倍数による数列に加えて位相変調された正弦波を第2正弦波ROMから読み出して、ディジタルによる位相変調を行う。

(実施例)

以下、図面を参照して本考案の実施例を詳細に 説明する。

第1図は本考案の一実施例のブロック図である。 ところで、先ず本考案の実施例の基本回路である DDSを説明する。第2図はDDSのブロック図 である。図において、1は周波数設定データDs がA端子に入力され、その加算出力がB端子に入

力されて、クロック入力毎にDs, 2Ds, 3Ds …を出力するゲートアレー、2は各アドレス順に正弦波を構成する振幅のデータが書き込まれているROMである。ROM2の出力はDA変換器3においてアナログ信号に変換されて、第3図のような正弦波を出力する。周波数設定データる。均において、横軸にROM2のアドレスに格納されている振幅データを取ってある。

今、周波数設定データをDsとすると、ゲートアレー1から公差Dsの等差級数から成る数列がROM2に入力されて、第4図で黒丸で示されるデータがDA変換器3に出力される。この時、出力される信号の周波数はDDSを動作させるクロックの周波数と周波数設定データによって決まる。例えば、DDSをクロック周波数fcで動作させれば、周波数設定データDsはクロックの周期1/fcでDs,2Ds,3Ds…の順にROM2にアドレスを指定していくので(1/fc)×n

594

p (np は1周期分のデータ数、第4図の例では10個)で表せる周期の周波数の信号が出力される。ここで、DDSを動作させるクロックの周波数は一定なので、np を変化させて周波数を変化させるわけであるが、np を変化させるのは周波数を変化させるわけであるが、np を変化させるのは過失することによって行う。第5図において、(イ)図と(ロ)図の正弦波出力されるが、(イ)図において、第1の黒丸データは0から始まっているが、(ロ)図ではDa分だけ(イ)図の波形より進んだ位相を持つ波形の信号が出力される。このDaを周期的に変化さると、出力には位相が周期的に変化する位相変調された信号が現れる。

次に第1図の実施例の回路を説明する。図において、11は第2図に示すゲートアレー1と同様な動作をする搬送波設定用ゲートアレーで、周波数設定データ入力の指定する周波数を読み出すためのアドレスDcをクロック毎に出力する。ゲートアレー11に入力される周波数設定データは送

信される信号の搬送周波数を設定するデータである。12は同じく周波数設定データ入力の倍数の数列をクロック毎に出力し、第1正弦波ROM13に格納されている正弦波振幅データを読み出して変調波とする変調波設定用ゲートアレーである。第1正弦波ROM13は変調波設定用ゲートを調波Dnを出力する。14は第1正弦波ROM13の出力Dnと1クロック前に読み出された出力Dnと1クロック前に読み出された出力Dnと1クロック前に読み出された出力Dnと1クロック前に読み出された出力Dnと1クロック前に読み出された出力Dnと1クロック前に読み出された出力Dnと1クロック前に読み出きる。

15は減算器14の出力D。と設定した変調指数nが入力され、その積を出力する乗算器で、その出力nD。は加算器16に入力される。加算器16は搬送波ゲートアレー11の出力Dcと乗算器15の出力nD。とが入力されて加算し、第2正弦波ROM17の読み出しアドレスD。を出力する。第2正弦波ROM17はアドレスD。により読み出されて搬送波が位相変調された変調信号が出力される。18は第2正弦波ROM17のディジタル信号出力をアナログ信号に変換するDA

変換器、19は前記各部の動作基準のためのクロックを発生するクロック発生器である。

次に上記のように構成された実施例の動作を説明する。搬送波周波数に対応する周波数設定データを搬送波設定用ゲートアレー11に入力する。搬送波設定用ゲートアレー11は周波数設定データの倍数で構成される数列であるDcを出力し、加算器16に入力する。

一方変調波設定用ゲートアレー12には変調波の周波数に対応する周波数設定データが入力され、変調波周波数の信号を読み出すためのアドレスを出力し、第1正弦波ROM13は前記アドレスによって正弦波データD。を出力する。D。は減算器14に入力され、1クロック前に出力された第1正弦波ROM13の出力との差のD。が求められる。D。は次式で表される。

$$D_{\alpha} = D_{n} - D_{n-1}$$

$$= A \sin \omega t - A \sin(\omega t - \theta)$$

$$= 2A \sin \frac{\theta}{2} \cdot \cos(\omega t - \frac{\theta}{2}) \cdots (1)$$

ここで θ… D n と D n-1 の位相差
(1)式で明らかなように、減算器 1 4 の出力 D
a は入力 D n を微分した形の信号である。

この信号D。は乗算器15に入力されて、変調指数nとの積のnD。が出力され、加算器16には搬送波ゲートアレー11の出力Dcと乗算器15の出力nD。とが入力されて加算し、第2正弦波ROM17の読み出しアドレスD。を出力する。

D』=Dc + n D』 … (2) 第2正弦波ROM17は読み出しアドレスD』によりに格納されている振幅データを出力する。この読み出しアドレスD』は(2)式に示すように搬送波のアドレスD。に周波数設定データによって変化する(1)式に示すD』が加算されていて、第2正弦波ROM17の出力は第5図で示したように搬送波が変調波により位相変調された信号で、DA変換器18でアナログ信号に変換されて出力される。そして、この出力信号の変調度は変調指数nによって決められる。

以上、説明したように本実施例によれば、DA

変換器から出力されるまではディジタル信号であるため、雑音に強い位相変調回路が得られ、又、ディジタル回路で構成されているので、回路を構成する素子のばらつき等による性能の差を生ずることのない位相変調回路を実現することができる。_ (考案の効果)

以上詳細に説明したように本考案によれば、DDSを用いることによりディジタル回路による位相変調回路を実現することができ、実用上の効果は大きい。

4. 図面の簡単な説明

第1図は本考案の一実施例のブロック図、

第2図は本考案の実施例に用いられるDDSの ブロック図、

第3図はDDSの出力信号の図、

第4図は周波数設定データと出力周波数との関係を示す図、

第5図はDDSによる位相変調の説明図である。

1 … ゲートアレー 2 … R O M

3, 18 ··· D A 変換器


- 11…搬送波設定用ゲートアレー
- 12…変調波設定用ゲートアレー
- 13…第1正弦波ROM
- 14 … 減算器 15 … 乗算器
- 16…加算器 17…第2正弦波ROM
- 19…クロック発生器

実用新案登録出願人

横河電機株式会社


代 弁 理士小

沢 信




601 実異 3-10

第 2 図




第 3 図



<u>602</u> 実開 3-1050


第 4 図



603

実務 3-105053

第 5 図



- 604 実開 3 -105053